最新消息
最新消息| 電子行業專題分析報告:大算力時代下先進封裝大有可為 | 2024-09-04 |
| 文章来源：由「百度新聞」平台非商業用途取用"http://www.baidu.com/link?url=RZIMoL8GzB4KhJajw6UN_uu92V31EXzDP_vayCO_DcLj9uiNL-4Rnx41zhWqstE3NnNPLeZHwGjTGt7MxdqbKYL0hKwP98M2TWH23j4TX8q" （報告出品方作者：萬聯證券，夏清瑩）nn1 先進封裝成為后摩爾時代提升系統性能的主流趨勢nn1.1 摩爾定律經濟效能達到瓶頸，先進封裝提升芯片系統性能nn摩爾定律持續推進帶來的經濟效能達到瓶頸。摩爾定律是指隨著技術演進，芯片上容 納的晶體管數量會呈指數級增長，每1.5-2年翻一倍，同時帶來芯片性能提升一倍或 成本下降一半的效應。隨著芯片制程工藝的不斷發展，芯片上容納的晶體管數量不斷 增加，但單位數量晶體管的成本下降幅度正在持續降低。根據IBS的統計及預測，從 16nm到10nm，每10億顆晶體管的成本降低了30.7%，從7nm到5nm成本下降了17.8%，而 從5nm到3nm成本僅下降了4.2%。nn集成電路中晶體管尺寸的微縮逐漸接近硅原子的物理極限。芯片工藝尺寸日益走向 極致（3nm至1nm），而1nm的寬度中僅能容納2個硅原子晶格，如若 進一步微縮，就將進入量子物理的世界，面臨現階段較為棘手的量子隧穿效應和散熱 等問題。晶體管數量不斷增加會造成短溝道效應，即當通道長度縮短到量子物理閾值 時會產生量子隧穿效應，從而使晶體管的性能衰減。此外，晶體管工作會持續產生熱 量，當數以萬計的晶體管以較短的間隔放置時，也需要解決散熱問題。nn先進封裝成為超越摩爾定律、提升系統性能的關鍵路徑之一。目前集成電路發展主要 沿著兩個技術路線進行，一個是摩爾定律的延伸，即向芯片小型化的方向發展，通過 微縮半導體器件的晶體管尺寸以增加可容納的晶體管數量，以單個芯片性能的提升 為目標；另一個是超越摩爾定律，即以先進封裝技術的發展為主要方向，將處理、模 擬等多種芯片集成在一個系統內，實現系統級封裝(System in Package, SiP)，以系 統性能的提升為目標。nn1.2 封裝技術發展趨勢：芯片性能不斷提高、系統趨于小型化nn封裝技術的發展史是芯片性能不斷提高、系統不斷小型化的歷史。封裝是半導體晶圓 制造的后道工序之一，目的是支撐、保護芯片，使芯片與外界電路連接、增強導熱性 能等。封裝技術的發展大致分為4個階段：第一、第二階段（1990年以前）以DIP、SOP 和LCC等技術為主，屬于傳統封裝；第三階段（1990至2000年）已經開始應用先進封 裝技術，這一階段BGA、CSP和FC技術已開始大規模生產；第四階段（2000年至今）， 先進封裝技術從二維開始向三維拓展，出現了2.5D3D 關鍵字標籤：電子代工技術 |
|
 |
|
